

מבנה מחשבים הרצאה 8

Single Cycle Architecture

נרצה לממש בשלבים מעבד מסוג MIPS. לשם כך ניזכר בשלבי ביצוע פקודת MIPS:

- 1) **שלב ה-FETCH** - גישה לזיכרון, לכתובת שכרגע שמורה ב-PC (Program Counter), שם מאוכסנת הפקודה שנרצה לבצע (למי שלא זוכר, ה-PC הוא הרגיסטר שמכיל את הכתובת של הפקודה שמתבצעת).
- 2) **שלב ה-DECODE** - פענוח הפקודה וקריאת התוכן של האוגרים הנחוצים (אוגר אחד ב-I-Type, שניים ב-R-Type).
- 3) **שלב ה-EXECUTE** - ביצוע הפקודה.
- 4) **שלב ה-MEMORY** - השלב שבו טוענים מהזיכרון (LOAD) או קוראים מהזיכרון. (זיכרון הפקודות, אשר נפרד מזיכרון ה-DATA הרגיל, מכיל את כל הפקודות בתוכנית **לפי הסדר**) אם בשלב ה-MEMORY אנו אמורים לבצע טעינה מהזיכרון, כמו למשל בפקודת lw, שלב זה יתבצע לפני שלב 3 (EXECUTE). אם בשלב זה אנו אמורים לבצע קריאה מהזיכרון, כמו למשל בפקודת sw, שלב זה יתבצע אחרי שלב 3.
- 5) **שלב ה-WRITE BACK** - שלב זה קיים רק בפקודות, כמו ADD, שבהם אנו אמורים לאחסן את התוצאה באוגר.

המעבד שנתכנן יהיה מבוסס על רכיבים שהם Edge Triggered, כלומר שנטענים **במשך** עליית השעון, ולא משנים את ערכם כל מחזור השעון.


לשם הפשטות, המעבד הראשוני שנלמד יהיה מסוג Single Cycle, כלומר כל פקודה מבוצעת במחזור שעון יחיד (וארוך...). מעבד כזה הוא לא יעיל ולכן לא משתמשים בו במציאות.

נסביר מה תפקידו של כל רכיב:

רכיב ה-Instruction Memory - זיכרון הפקודות. זיכרון הפקודות הוא מאגר הפקודות, והוא נפרד מהזיכרון הרגיל של הנתונים. הרכיב מקבל כקלט כתובת בת 32 ביטים ומוציא כפלט את הפקודה שנמצאת בכתובת, הפקודה מיוצגת באמצעות 32 ביטים.

רכיב ה-PC (Program Counter) - זהו רגיסטר הבנוי ממערך של 32 FF (על מנת לאחסן כתובת שגודלה 32 ביטים). בכל עליית שעון נרצה לעלות את הכתובת שב-PC ב-4 על מנת לעבור לכתובת של הפקודה הבאה (מפני שכל הפקודות בתוכנית נמצאות בזיכרון הפקודות לפי הסדר ואורך כל פקודה הוא 32 ביטים=4 בתים), אלא אם כן יש לנו פקודה מסוג branch או jump, שאז נממש לוגיקה מיוחדת על מנת לחשב את הכתובת הבאה ב-PC.

רכיב ה-ALU - מבצע פעולה בינארית (כגון חיבור) על שני מספרים בני 32 ביטים. כניסת בקרה בשם op היא הקובעת איזה פעולה בינארית תתבצע. למשל באמצעות ה-ALU נוכל בין היתר להעלות את ערכו של ה-PC ב-4 כל מחזור שעון, באופן הבא:



ראשית נדון בפקודות מסוג R-Type

רכיב ה-**RegFile (Register File)** או בקיצור **Reg** - הפקודה שמתקבלת ביציאה של ה InstrMem מתפצלת באופן המתאים לייצוג של פקודה מסוג R-Type,

opcode	rs	rt	rd	shamt	funct
--------	----	----	----	-------	-------

כלומר 6 הביטים הראשונים הם של opcode,

5 ביטים הבאים הם של rs (מייצג את המספר של הרגיסטר הראשון שקוראים ממנו),

5 הביטים הבאים הם של rt (מייצג את המספר של הרגיסטר השני שקוראים ממנו),

5 הביטים הבאים הם של rd (הרגיסטר שבו מאחסנים את התוצאה),


5 הביטים הבאים נקראים shamt (זה קיצור של shift amount וזה מיועד עבור פקודות שבהם עושים הזזה, לא נראה לי שזה הוסבר בקורס).

6 הביטים הבאים נקראים funct.

(ראו סיכום ההרצאה על MIPS).

רכיב RegFile אחראי על קריאה מהרגיסטרים המתאימים (הרגיסטרים שמספרם נמצא בrs וrt) (וכתיבה לרגיסטר המבוקש (הרגיסטר שמספרו מיוצג בrd).

נזכור כי קיימים 32 רגיסטרים. RegFile ממומש באופן הבא:




באמצעות ה DEMUX נבחר לאיזה מהרגיסטרים יכתב ה wd (write data) יש לנו 31 אפשרויות כי לרגיסטר הראשון- רגיסטר האפס R0- לא נוכל לכתוב והערך שנמצא בו הוא תמיד 0. באמצעות ה 2 MUX-ים שבחלק הימני של הציור נבחר את ה 2 הרגיסטרים שאותם נרצה לקרוא (למשל בפקודת ADD אנו קוראים משני רגיסטרים, אותם נבחר באמצעות ה 2 MUX-ים, ובסוף כותבים לRegister שאותו בוחרים באמצעות ה DEMUX).

דוגמה מההרצאה: אם הפקודה שלנו היא ADD \$8 \$9 \$10, כלומר הפקודה מיוצגת באמצעות

opcode	rs	rt	rd	shamt	funct
--------	----	----	----	-------	-------

כאשר rs הם 5 ביטים המייצגים את מספרו (מתוך 32) של הרגיסטר \$9, rt הם 5 ביטים המייצגים את מספרו של \$10 וrd הם 5 הביטים שמייצגים את מספרו של \$8.

את הייצוג של הפקודה נרצה לחבר לרכיב RegFile באופן הבא: 5 הביטים שברst יהיו מחוברים לכניסת הבקרה של הMUX העליון בציור, 5 הביטים שברd נרצה לחבר לכניסת הבקרה של ה MUX התחתון, ו5 הביטים שברd נרצה לחבר לכניסת הבקרה של ה DEMUX. רכיב RegFile יסומן באופן הבא:



כאשר כניסת rs1 תחובר לכניסת הבקרה של הMUX הראשון,

כניסת rs2 תחובר לכניסת הבקרה של הMUX השני,

כניסת ws תחובר לכניסת הבקרה של ה DEMUX,

כניסת wd תכיל את 32 הביטים של ה DATA אותו נרצה לכתוב לרגיסטר הנבחר ב DEMUX (הרגיסטר שבו נרצה לאחסן את התוצאה של הפקודה).


הכניסה המסומנת במשולש היא כידוע "לשמצה" כניסת ה CP, או בעברית Clock Pulse.

כניסת ה WE היא ביט שיסמן לנו אם כרגע אנו כותבים את המידע בכניסה wd לתוך הרגיסטר שמספרו נתון בכניסה ws (ראו את המימוש של RegFile למעלה).

יציאת ה rd1 היא היציאה של ה MUX1,

יציאת ה rd2 היא היציאה של ה MUX2.

חיבור של הרכיבים שהצגנו עד כה יעשה באופן הבא:



היציאה של ALU היא התוצאה של הפעולה שבוצעה על התוכן של שני הרגיסטרים שמספרם מיוצג Rsa Rti, והיא מחוברת חזרה לכניסה התחתונה של ה RegFile כדי שנוכל לכתוב את התוצאה חזרה לרגיסטר שמספרו מיוצג Rda.

ביט הבקרה "RegWrite" זה מה שקראנו לו קודם WE- אומר לנו אם כותבים את המידע בכניסה שנכנסה בתחתונה של ה RegFile לתוך הרגיסטר שמספרו נתון בכניסה ב5 הביטים של ה.rdn.

חישוב או בחירת הפקודה שתעשה ב־ALU (שזה כניסת הקס ב־ALU) נעשית ע"י שימוש בביטים של opcode והוצאת בייצוג של הפקודה (הייצוג הוסבר בעמוד הקודם).


כעת נדון בפקודות מסוג I-Type:

פקודה מסוג I-Type מיוצגת כזכור באופן הבא:

op	rs	rt	immediate
----	----	----	-----------


במצב זה לא נוכל לעבוד עם המימוש הקודם מפני ש 5 הביטים שב z מייצגים את הרגיסטר שכותבים אליו ולא את הרגיסטר שקוראת ממנו.

לכן במקרה זה נצטרך לחבר את הביטים של הפקודה (שביציאה מזיכרון הפקודות) RegFile באופן הבא:



כעת נטפל בפקודות מסוג lw ו sw

בשביל פקודות אלה נצטרך להוסיף רכיב (תיאורטי) בעל גישה לזיכרון (זיכרון Data). רכיב זה נקרא Data Memory וסימונו:




כאשר קריאה מהזיכרון אינה סינכרונית (אם מכניסים כתובת כלשהי לכניסה Read address, זמן קצר לאחר מכן תוכנו של הזיכרון יתקבל ביציאה Read data).

כתיבה לזיכרון היא סינכרונית, כלומר היא תתבצע רק כאשר ערכו של WE הוא 1 והclock ב1 לוגי.

מכיוון שפקודות lw וsw הן מסוג I-Type כלומר הגישה לזיכרון תלויה בoffset (immediate) בעל 16 ביטים, אותו צריך לחבר לתוכן של רגיסטר שזה 32 ביטים, נשתמש ברכיב בשם Sign Extend שמרחיב את immediate 32 ביטים בלי לשנות את ערכו, ע"י "מריחת" סיבית הסימן 16 ביטים שמאליים.

כעת נציג את המימוש של הרכיב שתומך בפקודות R-Type ופקודות lw/sw:



Sext הוא קיצור של Sign Extend.

מה שבכחול קשור הן לפקודות lw והן לפקודות sw.

מה שבוורוד קשור לפקודת sw. בפקודה זו אנו מבצעים כתיבה מרגיסטר לזיכרון, לכן סיבית הבקרה MemWrite "מופעלת" (נמצאת ב 1 לוגי). הכתובת **שאליה רוצים לכתוב** מחושבת ע"י חיבור (באמצעות רכיב הALU) של הערך של הרגיסטר שמספרו מיוצג בRs של הפקודה ל offset המורחב. כמו כן, הערך של הרגיסטר אותו רוצים **להטעין לזיכרון** מועבר ישירות מהיציאה התחתונה של RegFile לכניסה D in ב Data Memory (הקו הורוד בציר).

מה שבאדום קשור לפקודות lw. בפקודה זו מתבצעת כתיבה מהזיכרון לרגיסטר, לכן סיבית הבקרה RegWrite "מופעלת" (נמצאת ב 1 לוגי). מכיוון שזוהי פקודה מסוג I-Type, הMUX בכניסה לRegFile בוחר את Rt. כמו כן על מנת לחשב את הכתובת בזיכרון **ממנה רוצים לקרוא** אנו מבצעים Sign Extend לOffset ומחברים אותו (באמצעות רכיב הALU) לערך של הרגיסטר שמספרו מיוצג בRs (אם אתם לא זוכרים ראו הרצאה על MIPS). שימו לב שאין צורך בסיבית בקרה שתצהיר על קריאה מהזיכרון כי הקריאות, כפי שנאמר, הן א-סינכרוניות. כעת ביציאה D Out מה Data Memory יש את התוכן של הכתובת אותה רצינו לקרוא, תוכן זה יעבור לכניסה התחתונה בRegFile ויאוחסן **ברגיסטר הרצוי**.

פקודות R-Type עובדות כמו שהוסבר קודם לכן.

*** נקת נטפל בפקודות מסוג branch ***

כפי שהוסבר בהרצאה הקודמת, פקודות מסוג branch הם פקודות I-Type, כלומר הייצוג שלהם הוא באופן הבא:

op	rs	rt	immediate
----	----	----	-----------

כאשר פקודת BEQ (Branch Equal) למשל היא פקודה אשר משווה בין התוכן של הרגיסטר שמספרו מיוצג בrs והתוכן של הרגיסטר שמספרו מיוצג בrt. אם הם שווים הפקודה הבאה שתתבצע היא immediate פקודות קדימה, כלומר הPC צריך לגדול ב $immediate * 4$ (שכן כל פקודה גודלה הוא 4 בתים = 32 ביטים). אם הם לא שווים הפקודה שתתבצע היא הפקודה הבאה בסדר הרגיל של הפקודות.

לשם כך נצטרך להוסיף למימוש של המעבד שלנו "משווה" כלומר רכיב ALU שיחסר בין התוכן של הרגיסטר שמספרו מיוצג בrs והתוכן של הרגיסטר שמספרו מיוצג בrt. נרצה שאם התוצאה תהיה שונה מאפס, כלומר התכנים שונים, לא יתבצע שום שינוי (כלומר הPC יעלה ב 4 במחזור השעון הבא כרגיל). אך אם התכנים שווים נרצה שהPC יגדל ב $immediate * 4$ במחזור השעון הבא, וזאת נעשה באמצעות הוספת מחבר (ALU) שיחבר בין $immediate * 4$ לערך הנוכחי ב PC. מכיוון שהimmediate הוא 16 ביטים והALU מצפה לקבל בכניסה 32 ביטים נוסיף רכיב שיעשה zero extend לimmediate, כלומר יוסיף 16 אפסים משמאל לimmediate (בפקודות branch הimmediate הוא unsigned), וכן על מנת להכפיל ב 4 נוסיף רכיב (Shift Left 2) שיזיז את immediate שני ביטים שמאלה ושני הביטים האחרונים החדשים שנוצרו יהיו אפסים.

נקת המימוש המשלב את כל הפקודות עד כה הוא:

ALUOp		Funct field						Operation
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	F0	
0	0	X	X	X	X	X	X	010
0	1	X	X	X	X	X	X	110
1	0	X	X	0	0	0	0	010
1	0	X	X	0	0	1	0	110
1	0	X	X	0	1	0	0	000
1	0	X	X	0	1	0	1	001
1	0	X	X	1	0	1	0	111

Operation ממיצג את הOUTPUT של ה ALU Control, אשר מפורש ע"י הALU באופן הבא:


ALU control output

000 AND
001 OR
010 add
110 subtract
111 set-on-less-than
(sign of rs-rt -> rd)

הוספת פקודת jump למימוש

קוראים לפקודה מסוג jump עם כתובת מטרה ("target") בת 26 ביטים, המייצגת את הכתובת אליה רוצים לזנק. אבל הכתובת המדויקת אמורה להיות בת 32 ביטים, לכן נשלים את כתובת המטרה ע"י הוספת 4 הביטים הMSB של הכתובת של הפקודה הנוכחית בPC לתחילת כתובת המטרה (כדי שלא נוכל לקפוץ יותר מדי רחוק), ועוד שני אפסים נוסף לסוף כתובת המטרה (כדי להכפיל ב4).

המימוש הסופי של הכל ביחד נראה באופן הבא:



כאשר הוספנו קו בקרה חדש עבור הjump, ומה שבמודגש משחק תפקיד בפקודת הjump, שזה העיבוד של ה26 ביטים של הtarget כפי שתואר לעיל, וכניסת ששת הביטים הראשונים לControl.